

레이저 다이오드의 turn-on 지연시간이 고려된 광연결 시스템 해석
Optical interconnection systems analysis including laser diode turn-on delay

이승우*, 최은창**, 최우영*

연세대학교 전자공학과

**한국전자통신연구원 ATM 교환연구소

Abstract : A new model for optical interconnection systems including turn-on delay effects is proposed. The system performance dependence on laser diode turn-on delay is investigated. To verify the model, SPICE simulation of the entire optical interconnection systems is performed and the results are compared.

광연결 시스템은 ATM 과 같은 board-to-board 시스템에서 대용량의 데이터를 고속으로 전송하는데 응용될 수 있다. 이러한 광연결 시스템을 설계하기 위해서는 송신단의 바이어스 전류, 전력 소모, BER 의 관계를 최적화하는 것이 중요하다.[1] 레이저 다이오드(LD)에 인가하는 바이어스 전류를 영으로 하는 zero-bias 변조의 경우 송신단의 전력을 최소화할 수 있는 장점이 있다. 반면, zero-bias 변조에서는 turn-on 지연시간으로 인해 시스템의 성능이 저하되는 단점이 있다. 본 연구에서는 광연결 시스템의 정확한 해석을 위해 turn-on 지연시간에 의한 영향을 고려한 새로운 시스템 해석 모델을 제시한다.

본 연구에서 고려한 광연결 시스템의 구조는 그림 1 과 같고, 구성은 LD, fiber, PD, 수신단 회로등으로 이루어져 있다. 이와 같은 구조는 [1]에서 제안한 시스템 해석 모델을 이용하면 LD 의 변조 전류 (I_m), 바이어스 전류 (I_b), 문턱 전류 (I_{th}) 와 BER 의 관계를 다음의 식 (1)과 같이 간단히 나타낼 수 있다.

$$I_m - I_b + I_b \geq [f(\sigma) + V_{sat} + Q \times (\sigma_{nl} + \sigma_{no})] / (\eta_i R) \quad (1)$$

여기서, $f(\sigma)$ 는 공칭에 의해 결정되는 파라미터이고, V_{sat} , σ_{nl} , σ_{no} , η_i 은 [1]에서 나타난 의미를 지닌다. 그리고, R 은 수신단의 전압이피던스 이득을 의미한다. 그런데, zero-bias 의 경우 LD 의 turn-on 지연시간을 고려하기 위해 최대 지연시간 $t_{max} = \tau \ln[I_m / (I_m + I_b - I_{th})]$ 을 이용한다.[2] 여기서, τ 는 LD 의 carrier lifetime 이다. 수신단의 시간영역의 응답은 h(B,t) 라고 하면 식(1)은 최대 지연시

간을 이용하여 다음과 같이 나타낼 수 있다.

$$I_m - I_b + I_b \geq [f(\sigma) + V_{sat} + Q \times (\sigma_{nl} + \sigma_{no})] / \eta_i R \times h(B,t=t_{max}) \quad (2)$$

수신단이 Gaussian 필터의 형태를 취한다고 가정 한 후 위의 식을 풀면, turn-on 지연시간을 고려한 상태에서 주어진 BER 을 만족하는 최소의 송신단 전력소모를 구할 수 있다. 그림 2 는 식(1) 과 (2)를 이용하여 turn-on 지연시간을 고려한 경우와 고려하지 않은 경우에 대해 bit rate 와 최소 전력 소모의 관계를 나타낸다. 여기서 사용한 파라미터는 각각 $\tau = 3$ ns, $I_{th} = 3.0$ mA, BER = 10^{-6} 이다. 다른 파라미터들의 경우 일반적인 값을 사용하였다. 또한, bit rate 은 $1/(4C_m R)$ 의 관계를 갖고, C_m 은 수신단의 입력 캐패시턴스이다. 그림 2 에서 알 수 있듯이 300Mbps 이하에서는 zero-bias 가 가장 최적의 바이어스 조건임을 알 수 있다.

새로이 제안된 turn-on 지연시간이 고려된 시스템 해석 모델의 정확성을 검증하기 위해 SPICE 를 이용한 시뮬레이션 결과와 비교하였다. LD, PD, 그리고 수신단은 각각 [3], [4], [5]에 나타난 회로모델을 이용하여 구현하였다. 그림 3 은 zero-bias 일 경우(a,b)와 문턱 전류 이상의 바이어스 일 경우(c,d)에 대한 LD 와 수신단의 출력 파형을 나타낸다. 또한, 그림 4 와 그림 5 에서는 각각 SPICE 를 이용하여 시뮬레이션한 결과와 수치적으로 해석한 결과를 나타낸다. 그림 4 와 그림 5 에서 새로운 모델의 해석 결과와 SPICE 시뮬레이션 결과가 상당히 일치함을 알 수 있다. 본 연구에서

제인한 turn-on 지연시간을 고려한 새로운 해석 모델은 간단한 광연결 시스템을 처리하는데 유용하게 쓰일 수 있을것으로 기대된다.

Reference

[1] M. Yoneyama, et al., JLT, vol. 14, no. 1, pp. 13-21, 1996.
 [2] L. P. Chen and K. Y. Lau, IEEE PTL, vol. 8, no. 2, pp. 185-187, 1996.
 [3] 이승우, 김태욱, 최우영, 전자공학논문집, 35 권-D 편, 제1호, pp. 49-58, 1998.
 [4] A. Xiang, et al., JLT, vol. 14, no. 5, pp. 716-723, 1996.
 [5] N. Scheinberg, et al., IEEE JSSC, vol. 26, no. 12, pp. 1834-1839, 1991.




그림 1. 간단한 광연결 시스템 구조




그림 2. turn-on 지연시간을 고려한 경우와 고려하지 않은 경우에 대한 bit rate 과 최소 전력소모의 관계 (BER=10⁻⁹)




그림 3. 바이어스 조건에 따른 출력 파형
 zero-bias 일 경우 : (a) 수신단 출력, (b) LD 출력
 문턱전류 이상일 경우 : (c) 수신단 출력, (d) LD 출력




그림 4. SPICE 시뮬레이션을 이용한 BER 과 최소 전력소모의 관계




그림 5. 새로운 시스템 해석 모델을 이용한 BER 과 최소 전력소모의 관계