

SPICE 시뮬레이션을 이용한 광연결 시스템 해석

이승우, 최은창*, 최우영

연세대학교 전자공학과, *한국전자통신연구원 ATM교환연구실

요약

본 논문에서는 SPICE 시뮬레이션을 이용하여 광연결(optical interconnection) 시스템 해석을 시도하였다. 광연결 시스템에 사용된 광소자인 레이저 다이오드와 광검출기의 등가회로 모델을 구현하였고, 이를 바탕으로 전체 광연결 시스템의 SPICE 시뮬레이션을 수행하여 BER과 최소 변조 전류의 관계를 알아보았다. 1Gbps에서 동작하는 수신단 회로를 설계하였다.

I. 서론

최근 고속의 시스템에서 요구되는 데이터의 전송 속도가 증가하면서 전기적 연결(electrical interconnection) 기술은 한계에 부딪히게 되었다. 이를 극복하는 방법의 하나로 빛을 이용한 광연결(optical interconnection) 시스템에 대한 연구가 활발히 진행 중이다.

전기적 시스템의 경우 회로 시뮬레이션과 레이아웃(layout)을 위한 광범위하고 정확한 CAD tool이 존재하여 이를 이용한 시스템 설계가 일반적으로 이루어진다. 그러나, 광소자가 포함된 광연결 시스템의 경우 이와 같은 시뮬레이터가 존재하지 않는다. 그러므로, 광연결 시스템을 설계하는데 안정적인 시뮬레이션을 수행할 수 있는 시뮬레이터(simulator)가 필요하다.[1] 특히, 전기 소자와 광소자가 공존하는 광연결 시스템의 경우 두 종류의 소자를 동시에 안정적으로 시뮬레이션 할 수 있는 시뮬레이터가 절실히 요구된다.

본 논문에서는 이를 위하여 일반적인 회로 시뮬레이션에 사용하고 있는 SPICE를 이용하여 전체적인 시뮬레이션을 수행하였으며, 이를 이용하여 전체 광연결 시스템을 해석하였다.

II. 광소자의 회로 모델링과 전기 회로 설계

본 논문에서 대상으로 삼고자 하는 광연결 시스템의 기본 구조는 그림 1과 같다. 레이저 다이오드, 광섬유(fiber), 광검출기(photodetector), 송수신 회로 등의 간단한 구조로 구성되어 있다. 먼저, 레이저 다이오드의 경우 다음과 같은 비율방정식을 이용하여 회로적으로 모델링하였다.[2]

$$\frac{dN_{SCH}}{dt} = \frac{I}{qV_{SCH}} - \frac{N_{SCH}}{\tau_r} - \frac{N_{SCH}}{\tau_{ns}} + \frac{N_W(V_W/V_{SCH})}{\tau_e} \quad (1)$$

$$\frac{dN_W}{dt} = \frac{N_{SCH}(V_{SCH}/V_W)}{\tau_r} - \frac{N_W}{\tau_n} - \frac{N_W}{\tau_{nr}} - g_o(N_o - N_W)(1-\epsilon S)S \quad (2)$$

$$\frac{dS}{dt} = g_o(N_o - N_W)(1-\epsilon S) \cdot S - \frac{S}{\tau_p} + \Gamma \beta \frac{N_W}{\tau_n} \quad (3)$$

$$S = \frac{\Gamma \tau_p \lambda_0}{V_W \eta h c} \cdot P_f \quad (4)$$

여기서, I는 주입된 전류, S는 광자 밀도, P_f 는 광 출력 파워를 나타내고, 나머지는 비율방정식에서 일반적으로 쓰이는 값을 의미한다. 위의 비율 방정식을 이용하여 등가적으로 회로 모델링을 구성하면 그림 2와 같고, 각각의 성분은 [2]에서 제시한 바와 같다. 또한, 레이저 다이오드를 구동하는 회로의 경우는 전류원과 RC 회로로 간단히 구성하였다.

광섬유를 통과한 빛은 광검출기를 통해 전류로 변환되는데, 광검출기의 경우 전류원과 저항, 캐페시턴스로 구성된 간단한 회로 모델을 이용하였고, 광검출기를 통해 생성된 전류(I_{ph})는 다음과 같다.[3]

$$I_{ph} = (1-R)(1-e^{-ad})\frac{\eta \cdot q}{hv}P \quad (5)$$

여기서, R은 reflectivity, a 는 흡수계수, η 는 양자효율, d는 흡수층의 두께, P는 입사한 광 파워이다. 광검출기의 입력 캐페시턴스는 100F으로 가정하였다. 광섬유(fiber)의 경우는 그림 1의 광연결 시스템이 단거리(<1km)의 board-to-board 수준에 응용된다고 가정하여 coupling loss만을 고려하였다.

광검출기를 통해 변환된 전류는 수신단의 회로를 통해 전압으로 변환된다. 수신단은 그림 3(a)와 같은 TIA와 voltage amplifier로 구성된 회로를 이용하였다.[4] 간단한 시뮬레이션을 위하여 AOC(auto-offset control), AGC (auto-gain control) 등의 기능을 갖는 회로는 첨가하지 않았다. TIA는 source follower를 이용하였고, 다음 단인 voltage amplifier는 전압을 증폭시킬 뿐 아니라, level-shifter의 역할을 수행한다.

III. 시뮬레이션 및 결론

광연결 시스템의 해석은 HSPICE를 이용하여 시뮬레이션을 수행하였다. 먼저, 전체 시스템은 광소자의 등가회로와 송수신 단의 회로를 연결하여 구성하였고, 1Gbps에서 동작하도록 설계하였다. 광소자를 SPICE 시뮬레이션한 결과, 레이저 다이오드는 3.0mA의 문턱전류(I_{th}) 값을 얻었고, 광검출기의 responsivity는 0.13A/W이다. 수신단의 TIA를 시뮬레이션한 결과 그림 3(b)에서와 같이 전달임피던스 이득은 약 60dBΩ이고, 3dB 대역폭(f_{3dB})은 800MHz이다. 회로는 0.6μm CMOS 공정 파라미터를 갖고 설계하였고, 5V 단일 전원을 사용하였다. 그림 4에 나타낸 파형은 각각 레이저 다이오드의 출력 파워와 수신 단의 출력 전압이다. 이때, 레이저 다이오드에 인가한 바이어스 전류(I_b)는 3.6mA이고, 변조전류(I_m)는 1.9mA이다. 그림 5(a)는 NRZ 신호를 입력하고, 동작 주파수를 각각 0.5, 1.0, 1.25 Gps로 변화시켰을 때의 eye diagram을 나타낸다. 또한, 주어진 BER에

대해 필요한 최소한 변조 전류의 관계를 얻기 위해 [5]에서 사용한 파라미터를 사용하였다. [5]에서 제시한 수식을 이용하면, 바이어스 전류가 문턱 전류의 1.2배($=3.6\text{mA}$)일 때 10^{-15} 와 10^{-9} 의 BER을 얻기 위해서는 변조 전류는 각각 3.06mA 와 2.69mA 가 필요함을 알 수 있었다. 이를 SPICE 시뮬레이션한 결과와 비교하면 위와 동일한 조건에서 변조 전류는 약 3.1mA 와 2.8mA 가 필요하여 거의 동일한 결과를 얻을 수 있었다. 이와 같은 광소자의 등가회로 모델을 이용하여 SPICE 시뮬레이션하는 것은 광연결 시스템을 해석하고 설계하는데 유용하게 쓰일 수 있다.

참고문헌

- [1] A. J. Lowery, "Computer-aided photonics design," IEEE spectrum, pp. 26-31, April 1997.
- [2] 이승우, 김대욱, 최우영, "양자우물 레이저 다이오드의 등가회로 모델," 전자공학회논문지, 32권(D), 1호, pp. 49-58, 1998.
- [3] A. Xiang, et al., "Modeling of InGaAs MSM Photodetector for circuit-level simulation," IEEE J. of lightwave technology, vol. 14, no. 5, pp.716-723, 1996.
- [4] T. Yoon and B. Jalali, "1 Gbit/s fibre channel CMOS transimpedance amplifier," Electronics Letters, vol. 33, no. 7, pp. 588-589, 1997.
- [5] M. Yoneyama, et al. IEEE J. of lightwave technology, vol. 14, no. 1, pp. 13-21, 1996.




그림 1. 본 논문에서 사용한 광연결 시스템의 기본 구조




그림 2. 레이저 다이오드의 등가회로 모델링[2]





그림 3. 수신단의 (a) TIA의 회로도[3]와 (b) 주파수 응답 ($f_{3dB}=800\text{MHz}$)




그림 4. SPICE 시뮬레이션의 파형 (a) 레이저 다이오드의 출력 파형 (b) 수신단 회로의 출력 파형




그림 5. 동작 주파수가 0.5, 1, 1.25 Gbps일 때 수신단에서의 출력 파형에 대한 eye diagram.